PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-086571

(43)Date of publication of application: 30.03.1999

(51)Int.CI.

G11C 16/02 G11C 16/04

(21)Application number: 09-243960

960 (71)Applicant : SONY CORP

(22)Date of filing:


09.09.1997

(72)Inventor: OGISHI TAKESHI

(54) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND ITS DATA WRITING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To improve writing inhibiting operation controllability and characteristic into a memory cell by providing a memory cell transistor wherein a stored electric charge quantity in an electric charge storage part is varied in accordance with an applied voltage to connected word lines and bit lines and a threshold voltage is varied in accordance with it. SOLUTION: (n) type memory cell transistors MT10-MT17 capable of writing and erasing data by the storage and discharge of electric charges in a floating gate are connected in series with a memory string MSTR, and its control gate CG is connected to word lines WL10-WL17. A drain of the memory cell transistor MT10 is connected to the bit line via a selection transistor DST10 wherein a gate electrode is connected to a selection signal feeding line DSG10. The selection transistor DST10 is composed of a stack gate type transistor whose threshold Vths10 is variable, and the threshold Vths10 is varied to the value of e.g. nearly 0-1 V. Whereby, the applying voltage



to the selection signal feeding line DSG10 is controlled so as to take a required threshold in accordance with operation.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

·[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-86571

(43)公開日 平成11年(1999) 3月30日

(51) Int.Cl.5

識別記号

FI G11C 17/00

611E

621B

622E

G 1 1 C 16/02 16/04

0221

審査請求 未請求 請求項の数21 〇L (全 9 頁)

(21)出願番号

特願平9-243960

(71)出願人 000002185

ソニー株式会社

(22)出顧日

平成9年(1997)9月9日

東京都品川区北品川6丁目7番35号

(72)発明者 大岸 毅

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 佐藤 隆久

(54) 【発明の名称】 不揮発性半導体記憶装置およびそのデータ書き込み方法

(57) 【要約】

【課題】メモリセルへの書き込み禁止動作の制御性および特性を改善でき、またチャネル電圧の設定間隔を広くすることができる不揮発性半導体記憶装置およびそのデータ書き込み方法を提供する。

【解決手段】NAND型フラッシュEEPROMにおいて、各ストリングをビット線BLに接続する選択トランジスタDST10をしきい値可変なトランジスタで構し、書き込み時に書き込み対象のストリングの選択トランジスタのしきい値を低しきい値電圧化(1Vから0Vへ遷移させ)し、非選択プロックにおけるストリングの選択トランジスタDST10のしきい値電圧は高いしきい値のまま(1V)に保持し、書き込み終了後、低しきい値電圧化した選択されたストリングの選択トランジスタのしきい値を高いしきい値電圧(1V)に戻す。



1

【特許請求の範囲】

【請求項1】 接続されたワード線およびビット線への 印加電圧に応じて電荷蓄積部に蓄積された電荷量が変化 し、その変化に応じてしきい値電圧が変化するメモリセ ルトランジスタを有し、上記ピット線の電位に応じたデ ータの書き込みを行う不揮発性半導体記憶装置であっ て、

上記メモリセルトランジスタと上記ピット線との間に接 続され、ゲート電極への選択信号の入力レベルに応じて しきい値電圧が可変な選択トランジスタを有する不揮発 10 性半導体記憶装置。

【請求項2】 書き込み動作を行う際に、上記選択トラ ンジスタのしきい値電圧を低く設定する手段を有する請 求項1記載の不揮発性半導体記憶装置。

【請求項3】 書き込み動作終了後、上記選択トランジ スタのしきい値電圧を書き込み時の設定しきい値電圧よ り高く設定する手段を有する請求項1記載の不揮発性半 導体記憶装置。

【請求項4】 上記書き込み動作終了後、上記選択トラ ンジスタのしきい値電圧を上記書き込み時の設定しきい 20 値電圧より高く設定する手段を有する請求項2記載の不 揮発性半導体記憶装置。

【請求項5】 上記選択トランジスタは、上記メモリセ ルトランジスタと構造が等価なトランジスタにより構成 されている請求項1記載の不揮発性半導体記憶装置。

【請求項6】 上記選択トランジスタは、上記メモリセ ルトランジスタと構造が等価なトランジスタにより構成 されている請求項2記載の不揮発性半導体記憶装置。

【請求項7】 接続されたワード線およびビット線への 印加電圧に応じて電荷蓄積部に蓄積された電荷量が変化 30 し、その変化に応じてしきい値電圧が変化するメモリセ ルトランジスタを有し、消去動作を行った後に上記ビッ ト線の電位に応じたデータの書き込みを行う不揮発性半 導体記憶装置であって、

上記メモリセルトランジスタと上記ピット線との間に接 続され、ゲート電極への選択信号の入力レベルに応じて しきい値電圧が可変な選択トランジスタと、

上記書き込み前消去動作時に、上記選択トランジスタの しきい値電圧を低く設定して書き込みを行い、書き込み 終了したならば上記選択トランジスタのしきい値電圧を 40 **費き込み時の設定しきい値電圧より高く設定する手段と** を有する不揮発性半導体記憶装置。

【請求項8】 上記選択トランジスタは、上記メモリセ ルトランジスタと構造が等価なトランジスタにより構成 されている請求項7記載の不揮発性半導体記憶装置。

【請求項9】 接続されたワード線およびピット線への 印加電圧に応じて電荷蓄積部に蓄積された電荷量が変化 し、その変化に応じてしきい値電圧が変化するメモリト ランジスタを有し、読み出し時には、しきい値電圧に応 じて設定されるワード線電圧と蓄積電荷量に基づくデー 50 セルトランジスタと構造が等価なトランジスタにより構

2

タをビット線に出力するNAND構造の不揮発性半導体 記憶装置であって、

上記メモリセルトランジスタと上記ピット線との間に接 続され、ゲート電極への選択信号の入力レベルに応じて しきい値電圧が可変な選択トランジスタを有する不揮発 性半導体記憶装置。

【請求項10】 書き込み動作を行う際に、上記選択ト ランジスタのしきい値電圧を低く設定する手段を有する 請求項9記載の不揮発性半導体記憶装置。

【請求項11】 書き込み動作終了後、上記選択トラン ジスタのしきい値電圧を書き込み時の設定しきい値電圧 より高く設定する手段を有する請求項9記載の不揮発性 半導体記憶装置。

【請求項12】 上記書き込み動作終了後、上記選択ト ランジスタのしきい値電圧を上記書き込み時の設定しき い値電圧より高く設定する手段を有する請求項10記載 の不揮発性半導体記憶装置。

【請求項13】 上記選択トランジスタは、上記メモリ セルトランジスタと構造が等価なトランジスタにより構 成されている請求項9記載の不揮発性半導体記憶装置。

【請求項14】 上記選択トランジスタは、上記メモリ セルトランジスタと構造が等価なトランジスタにより構 成されている請求項10記載の不揮発性半導体記憶装 置。

【請求項15】 接続されたワード線およびビット線へ の印加電圧に応じて電荷蓄積部に蓄積された電荷量が変 化し、その変化に応じてしきい値電圧が変化するメモリ トランジスタを有し、上記メモリトランジスタのしきい 値電圧に応じて1個のメモリトランジスタに3値以上の 多値データを記録し、読み出し時には、しきい値電圧に 応じて設定されるワード線電圧と蓄積電荷量に基づくデ ータをピット線に出力するNAND構造の不揮発性半導 体記憶装置であって、

上記メモリセルトランジスタと上記ピット線との間に接 続され、ゲート電極への選択信号の入力レベルに応じて しきい値電圧が可変な選択トランジスタを有する不揮発 性半導体記憶装置。

【請求項16】 書き込み動作を行う際に、上記選択ト ランジスタのしきい値電圧を低く設定する手段を有する 請求項15記載の不揮発性半導体記憶装置。

【請求項17】 書き込み動作終了後、上記選択トラン ジスタのしきい値電圧を書き込み時の設定しきい値電圧 より高く設定する手段を有する請求項15記載の不揮発 性半導体記憶装置。

【請求項18】 上記書き込み動作終了後、上記選択ト ランジスタのしきい値電圧を上記書き込み時の設定しき い値電圧より高く設定する手段を有する請求項16記載 の不揮発性半導体記憶装置。

【請求項19】 上記選択トランジスタは、上記メモリ

成されている請求項15記載の不揮発性半導体記憶装 置。

【請求項20】 上記選択トランジスタは、上記メモリ セルトランジスタと構造が等価なトランジスタにより構 成されている請求項16記載の不揮発性半導体記憶装 置。

【請求項21】 接続されたワード線およびビット線へ の印加電圧に応じて電荷蓄積部に蓄積された電荷量が変 化し、その変化に応じてしきい値電圧が変化するメモリ セルトランジスタを有し、消去動作を行った後に上記ピ 10 ット線の電位に応じたデータの書き込みをしきい値電圧 可変な選択トランジスタを介して行う不揮発性半導体記 憶装置のデータ書き込み方法であって、

書き込み前消去動作時に、上記選択トランジスタのしき い値電圧を低く設定し、

選択トランジスタのしきい値電圧が低い状態でデータの 書き込みを行い、

書き込み終了後、上記選択トランジスタのしきい値電圧 を書き込み時の設定しきい値電圧より高く設定する不揮 発性半導体記憶装置のデータ書き込み方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電気的に書き換え 可能な不揮発性メモリ、たとえばフラッシュEEPRO M (Electrically Erasable Programmable Read Only Me mory) 等の不揮発性半導体記憶装置およびそのデータ書 き込み方法に関するものである。

[0002]

【従来の技術】図8は、NAND型フラッシュEEPR OMのメモリアレイ構造を示す図である。図8のNAN 30 D型フラッシュEEPROMは、便宜上、1本のビット 線BLに接続されたNANDストリング1本に8個のメ モリセルトランジスタMTO~MT7が接続された場合 のメモリアレイを示している。また、図8(a)には書 き込み時の選択されたストリングに対する書き込みバイ アスを示し、図8(b)には書き込み時の非選択ストリ ングに対する書き込みパイアスを示している。

【0003】メモリストリングにおいて、各メモリセル トランジスタMT0~MT7のコントロールゲートCG がそれぞれワード線WL0~WL7に接続されている。 メモリセルトランジスタMT0のドレインはゲート電極 が選択信号供給線DSG1に接続されたNMOSトラン ジスタからなる選択トランジスタDST1を介してビッ ト線BLに接続され、メモリセルトランジスタMT7の ソースはゲート電極が選択信号供給線SSG1に接続さ れたNMOSトランジスタからなる選択トランジスタS ST1を介してソース線SRLに接続されている。

【0004】なお、NAND型フラッシュEEPROM の場合、一般的に、n型半導体基板にセルアレイ領域用

ルが形成され、第1の p ウェルにはゲート絶縁膜、フロ ーティングゲート、層間絶縁膜、およびコントロールゲ ートを積層したメモリセルが構成され、第2のpウェル には周辺回路のNMOSトランジスタが形成されるとと もに、この第2のpウェルにPMOSトランジスタ用の nウェルが形成される。

【0005】このような構造を有するNAND型フラッ シュEEPROMにおいて、消去動作を行う場合には、 n型基板とpウェルにたとえば20V程度の高電圧を印 加し、コントロールゲートに 0 Vを印加すると、フロー ティングゲートから基板ヘトンネル電流が流れ、電子が 抜ける。これにより、メモリセルのしきい値電圧Vthが 正から負ヘシフトする。

【0006】書き込み動作を行う場合、たとえば図8 (a) に示すように、メモリセルトランジスタMT3に データを書き込む場合には、選択ワード線WL3に20 V、非非選択ワード線WL0~WL2、WL4~WL7 に中間電圧10Vを印加し、選択信号供給線DSG1に 3 V、選択信号供給線SSG1に0 Vを印加し、ピット 線BLに0~3Vを印加することにより行う。これによ り、メモリセルトランジスタMT3にトンネル電流が流 れ、フローティングゲートに電子が注入される。これに より、たとえばメモリセルのしきい値電圧Vthがそのま まに保持されるか、負から正ヘシフトする。

【0007】読み出し動作を行う場合には、ビット線B Lに3V、ソース線SRLに0Vを印加し、選択された メモリトランジスタのコントロールゲートに0Vを、非 選択メモリトランジスタのコントロールゲートに5Vを 与える。非選択メモリトランジスタは、データのいかん にかかわらずオン状態である必要がある。このため、メ モリセルのしきい値電圧Vthは所定の電圧、たとえば 3. 5 V以下に制御される。選択されたメモリトランジ スタのコントロールゲートに0 Vが印加されることによ り、データが「1」であればしきい値電圧Vthが負であ るため、オン状態(デプレッション状態)になりセル電 流が流れる。一方、データが「0」であれば、しきい値 電圧Vthは正であるため、オフ状態(エンハンスメント 状態)となりセル電流が流れない。このように、データ が「1」であるか「0」であるかはピット線からソース 線に複数個のセルを通してセル電流が流れるか否かで決

【0008】上述したように、EPROM、フラッシュ メモリ等の半導体不揮発性記憶装置においては、1個の メモリセルトランジスタに「0」、「1」の2つの値を とるデータを記録する2値型のメモリセル構造が通常で ある。ところが、最近の不揮発性半導体記憶装置の大容 **量化の要望に伴い、1個のメモリセルトランジスタに少** なくとも3値以上のデータを記録する、いわゆる、多値 型の不揮発性半導体記憶装置が提案されている(たとえ の第1のpウェルおよび周辺回路領域用の第2のpウェ 50 ば、「A Multi-Level 32Mb Fla

5

sh Memoryj'95 ISSCC p132~ 参照)。

【0009】図9はNAND型フラッシュメモリにおい て、1個のメモリトランジスタに2ビットからなり4値 をとるデータを記録する場合の、しきい値電圧Vthレ ベルとデータ内容(分布)との関係を示す図である。

【0010】図9において、縦軸はメモリトランジスタ のしきい値電圧Vthを、横軸はメモリトランジスタの しきい値分布頻度をそれぞれ表している。また、1個の メモリトランジスタに記録するデータを構成する2ビッ 10 トデータの内容は、〔D2, D1〕で表され、〔D2, D1) = (1, 1), (1, 0), (0, 1), (0,0〕の4状態が存在する。すなわち、データ「0」、デ ータ「1」、データ「2」、データ「3」の4状態が存 在する。そして、しきい値電圧の分布(多値データの分 布)は4値の場合、図9に示すように、正側に3個、負 側に1個となっている。

【0011】たとえば図10に示すように、メモリセル トランジスタMT3にデータを書き込む場合には、選択 ワード線WL3に20V、非選択ワード線WL0~WL 20 2、WL4~WL7に中間電圧10Vを印加し、選択信 号供給線DSG1に3V、選択信号供給線SSG1に0 Vを印加し、データ「00」を書き込む場合にはピット 線BLに0Vを印加する。データ「01」を書き込む場 合にはビット線BLに0.7Vを印加し、データ「0 2」を書き込む場合には1.4 Vを印加し、データ「1 1」を書き込む場合にはピット線BLに3Vを印加す る。

[0012]

【発明が解決しようとする課題】上述したように従来の 30 NAND型フラッシュメモリでは、メモリセルへの書き 込み動作は、ビット線BLに0~3V程度の電圧、およ び選択されたストリングの選択トランジスタDST1の ゲート電極に3V程度の電圧Vsgを加えることによって 行う。ここで、ビット線BLに加える電圧は、選択トラ ンジスタDST1を介してメモリセルトランジスタのチ ャネル電圧を制御し、ワード線に加えられる電圧ととも に、メモリセルへのデータ書き込みを制御する手段とし て重要な値となる。

【0013】ところが、ピット線BLに0~3Vの電圧 40 を加えた場合であっても、選択されたストリングの選択 トランジスタDST1のゲート電圧Vsgとそのしきい値 電圧Vthsgによって制限され、ビット線BLの最大電圧 が(Vsg-Vthsg)よりも高い場合には、メモリセルの チャネル電圧として制御できる範囲は0~(Vsg-Vth sg) Vに制限される。これにより、メモリセルへの書き 込み禁止動作の制御性および特性を制限するため、しき い値電圧Vthsgを低くすることが望まれる。

【0014】また、多値書き込み方式を採用したフラッ

6

込みデータに応じたメモリセルのチャネル電圧は、十分 な電圧間隔をおいて設定する必要があるが、そのために もチャネル電圧の制御範囲を広げるようにしきい値電圧 Vthsgを低くすることが望まれる。

【0015】一方、上記書き込み動作などで、非選択状 態にあるストリングの選択トランジスタのゲート電極に は、OVなる電圧Vsgを加え、ビット線BLに加えられ た~3Vの電圧により非選択ストリングを介したリーク 電流が流れることを防止する必要がある。すなわち、非 選択ストリングのリーク電流を防止するには、選択トラ ンジスタのしきい値電圧Vthsgを高くすることが望まれ

【0016】上記のように、ストリングの選択トランジ スタのしきい値電圧の設定においては、いくつかの特性 を両立させるための相反する条件を満たす必要があり、 全体的には低い特性しか実現できないという不利益があ

【0017】本発明は、かかる事情に鑑みてなされたも のであり、その目的は、メモリセルへの書き込み禁止動 作の制御性および特性を改善でき、またチャネル電圧の 設定間隔を広くすることができる不揮発性半導体記憶装 置およびそのデータ書き込み方法を提供することにあ

[0018]

【課題を解決するための手段】上記目的を達成するた め、本発明は、接続されたワード線およびビット線への 印加電圧に応じて電荷蓄積部に蓄積された電荷量が変化 し、その変化に応じてしきい値電圧が変化するメモリセ ルトランジスタを有し、上記ピット線の電位に応じたデ ータの書き込みを行う不揮発性半導体記憶装置であっ て、上記メモリセルトランジスタと上記ピット線との間 に接続され、ゲート電極への選択信号の入力レベルに応 じてしきい値電圧が可変な選択トランジスタを有する。 【0019】また、本発明は、接続されたワード線およ びビット線への印加電圧に応じて電荷蓄積部に蓄積され た電荷量が変化し、その変化に応じてしきい値電圧が変 化するメモリセルトランジスタを有し、消去動作を行っ た後に上記ビット線の電位に応じたデータの書き込みを 行う不揮発性半導体記憶装置であって、上記メモリセル トランジスタと上記ピット線との間に接続され、ゲート 電極への選択信号の入力レベルに応じてしきい値電圧が 可変な選択トランジスタと、上記書き込み前消去動作時 に、上記選択トランジスタのしきい値電圧を低く設定し て書き込みを行い、書き込み終了したならば上記選択ト ランジスタのしきい値電圧を書き込み時の設定しきい値 電圧より高く設定する手段とを有する。

【0020】また、本発明は、接続されたワード線およ びビット線への印加電圧に応じて電荷蓄積部に蓄積され た電荷量が変化し、その変化に応じてしきい値電圧が変 シュメモリにおいては、誤書き込みの防止のため、書き 50 化するメモリトランジスタを有し、読み出し時には、し きい値電圧に応じて設定されるワード線電圧と蓄積電荷量に基づくデータをピット線に出力するNAND構造の不揮発性半導体記憶装置であって、上記メモリセルトランジスタと上記ピット線との間に接続され、ゲート電板への選択信号の入力レベルに応じてしきい値電圧が可変な選択トランジスタを有する。

【0021】また、本発明は、接続されたワード線およびビット線への印加電圧に応じて電荷蓄積部に蓄積された電荷量が変化し、その変化に応じてしきい値電圧が変化するメモリトランジスタを有し、上記メモリトランジスタに3値以上の多値データを記録し、読み出し時には、しきい値電圧に応じて設定されるワード線電圧と蓄積電荷量に基づくデータをビット線に出力するNAND構造の不揮発性半導体記憶装置であって、上記メモリセルトランジスタと上記ビット線との間に接続され、ゲート電極への選択信号の入力レベルに応じてしきい値電圧が可変な選択トランジスタを有する。

【0022】また、本発明では、書き込み動作を行う際に、上記選択トランジスタのしきい値電圧を低く設定す 20 る手段を有する。また、本発明では、書き込み動作終了後、上記選択トランジスタのしきい値電圧を書き込み時の設定しきい値電圧より高く設定する手段を有する。

【0023】また、本発明では、上記選択トランジスタは、上記メモリセルトランジスタと構造が等価なトランジスタにより構成されている。

【0024】また、本発明は、接続されたワード線およびビット線への印加電圧に応じて電荷蓄積部に蓄積された電荷量が変化し、その変化に応じてしきい値電圧が変化するメモリセルトランジスタを有し、消去動作を行った後に上記ビット線の電位に応じたデータの書き込みをしきい値電圧可変な選択トランジスタを介して行う不揮発性半導体記憶装置のデータ書き込み方法であって、書き込み前消去動作時に、上記選択トランジスタのしきい値電圧を低く設定し、選択トランジスタのしきい値電圧が低い状態でデータの書き込みを行い、書き込み終了後、上記選択トランジスタのしきい値電圧を書き込み時の設定しきい値電圧より高く設定する。

【0025】本発明によれば、たとえば所定のメモリセルトランジスタに書き込みを行う場合に、そのメモリセルトランジスタが接続された選択トランジスタのしきい値電圧が低く設定される。そして、この選択トランジスタのしきい値電圧が低い状態でデータの書き込みが行われる。書き込みが終了すると、選択トランジスタのしきい値電圧より高く設定される。すなわち、書き込み動作(書き込み前消去動作)開始前のしきい値電圧に戻される。なお、選択されていないメモリセルトランジスタが接続されている選択トランジスタのしきい値電圧は、高い値のままに保持され、リーク電流の発生が防止される。

8

[0026]

【発明の実施の形態】図1は、本発明に係る不揮発性半 導体記憶装置が適用されるフラッシュメモリのシステム 構成図である。このフラッシュメモリは、メモリアレイ MA、ロー回路(Row Circuit) RC、カラム回路(Colum n Circuit) CC、およびウェル電圧制御回路WVCによ り構成されている。

【0027】メモリセルアレイMAは、n本のワード線WLとm本のビット線BLで結線された、n×m個のセル(図示せず)を有し、NAND型メモリストリングに対応したワード線毎のkブロックBLK1~BLKkを有している。各ワード線WLおよびビット線BLは、セルへのデータ書き込み/読み出し/消去を制御するロー回路RCおよびカラム回路CCに接続され、所望のアドレスのセルへのアクセスが制御される。

【0028】図2は、本発明に係るフラッシュメモリのメモリセルアレイ構造を示す図である。図2は、便宜上、1本のピット線BLに接続されたNANDストリング1本に8個のメモリセルトランジスタMT10~MT17が接続された場合のNAND型フラッシュメモリアレイを示している。

【0029】メモリストリングMSTRにおいては、たとえばフローティングゲートでの電荷の蓄積、放出によりデータの書き込み・消去が可能なn型のメモリセルトランジスタMT10~MT17が直列に接続され、各メモリセルトランジスタMT10~MT17のコントロールゲートCGがそれぞれワード線WL10~WL17に接続されている。メモリセルトランジスタMT10のドレインはゲート電極が選択信号供給線DSG10に接続された選択トランジスタDST10を介してビット線BLに接続され、メモリセルトランジスタMT17のソースはゲート電極が選択信号供給線SSG10に接続されたNMOSトランジスタからなる選択トランジスタSST10を介してソース線SRLに接続されている。

【0030】そして、本実施形態に係るメモリストリングMSTRにおける選択トランジスタDST10は、しきい値Vths10が可変なトランジスタ、たとえばメモリセルトランジスタと同様なスタックゲート型のトランジスタにより構成されている。選択トランジスタDST10のしきい値電圧ths10は、たとえば0V~1V程度の値に可変とすることができ、後述するように、動作(特に書き込み動作)に応じて必要なしきい値をとるように、選択信号供給線DSG10への印加電圧が制御される。

【0031】そして、メモリストリングMSTRの各メモリセルトランジスタMT10~MT17、選択トランジスタDST10、SST10はpウェルに形成されており、このpウェルがウェル電圧制御回路WVCに接続されている。また、選択信号供給線DSG10は駆動電圧VDSGの供給ライン(図示せず)に接続され、選択

信号供給線SSG10は駆動電圧VSSGの供給ライン(図示せず)に接続されいる。なお、選択信号供給線DSG10、SSG10は、たとえば図示しない高耐圧NMOSトランジスタを介して駆動電圧VDSG、VSSGの供給ラインに接続さる。

【0032】次に、上記構成による消去動作を伴う書き込み動作について、図3、図4、図5および図6に関連付けて説明する。ここでは、書き込み動作は図2におけるメモリセルトランジスタMT13に対して行う場合を例に説明する。なお、図3は書き込み動作を説明するためのフローチャート、図4は書き込み前の消去動作時の選択ストリングと非選択ストリングのバイアス条件を示す図、図5は書き込み時の選択ストリングと非選択ストリングのバイアス条件を示す図、図6は書き込み動作後に選択トランジスタのしきい値電圧を高しきい値化する場合の選択ストリングのバイアス条件を示す図である。

【0033】まず、データの書き込み動作に先立って、 書き込み対象の選択ブロックに対する消去動作および選 択ストリングの選択トランジスタのしきい値電圧Vths! 20 0 の低しきい値電圧化が行われる(S1, S2)。具体 的には、ウェル電圧制御回路WVCによりn型基板とp ウェルにたとえば20V程度の高電圧が印加される。そ して、図4(a)に示すように、ロー回路RCにより選 択されたストリングのメモリセルトランジスタMT10 ~WL17のコントロールゲートが接続されたワード線 WL10~WL17に0Vが印加されるとともに、選択 トランジスタDST10のゲート電極(コントロールゲ ートに相当)が接続された選択信号供給線DSG10に **0 V、ソース線SRL側の選択トランジスタSST10** 30 のゲート電極が接続された選択信号供給線SSG10に 20 Vが印加される。このとき、カラム回路CC等によ りピット線BLおよびソース線SRLはフローティング 状態に保持される。これにより、メモリセルトランジス タMT10~WL17のフローティングゲートから基板 ヘトンネル電流が流れ、電子が抜ける。すなわち、デー タが消去され、メモリセルのしきい値電圧Vthが正から 負へシフトする。また、このとき、ビット線BL側の選 択トランジスタDST10のしきい値電圧Vths10が1 Vから0Vに遷移する。すなわち低しきい値電圧化され 40

【0034】また、この消去動作時には、非選択ストリングに対しては、図4(b)に示すように、メモリセルトランジスタMT10~WL17のコントロールゲートが接続されたワード線WL10~WL17、選択トランジスタDST10,SST10のゲート電極が接続された選択信号供給線DSG10,SSG10に20Vが印加される。これにより、非選択ストリングのデータの消去が抑止されるとともに、ビット線BL側の選択トランジスタDST10のしきい値電圧Vths10が1Vのまま50

10

に保持される。すなわち低しきい値電圧化が抑止され る。

【0035】以上の消去動作が終了すると、書き込み動 作が行われる(S3, S4)。具体的には、たとえば図 5 (a) に示すように、メモリセルトランジスタMT1 3にデータを書き込む場合には、選択ワード線WL13 に20V、非選択ワード線WL10~WL12、WL1 4~WL17に中間電圧10Vが印加され、選択信号供 給線DSG1に3V、選択信号供給線SSG1に0Vが 印加され、ビット線BLに書き込みデータに応じて0V または3Vが印加される。このとき、ソース線SRLは 接地レベル(0V)に保持され、ウェル電圧制御回路2 0によりpウェル12に対して0Vが印加され、基板も 0 Vに保持される。これにより、メモリセルトランジス タMT13に所望のデータが書き込まれ、他のメモリセ ルトランジスタMT10~MT12、MT14~MT1 7への書き込みは行われない。これにより、たとえばメ モリセルのしきい値電圧Vthがそのままに保持される か、負から正ヘシフトする。

【0036】また、この書き込み動作時には、非選択ス トリングに対しては、図5(b)に示すように、メモリ セルトランジスタMT10~WL17のコントロールゲ ートが接続されたワード線WL0~WL7、選択トラン ジスタDST10、SST10のゲート電極が接続され た選択信号供給線DSG10、SSG10に0Vが印加 される。そして、カラム回路CC等によりピット線BL およびソース線SRLにOVが印加される。したがっ て、ビット線BL側の選択トランジスタDST10のし きい値電圧Vths10 が1Vのままに保持されることか ら、非選択ストリングを介するリーク電流の発生が防止 される。一方、選択ストリングのチャネル電圧は、選択 トランジスタDST10のしきい値電圧Vths10が0V となっていることから、0~3Vの範囲で制御可能であ り、メモリセルへの書き込み禁止動作の制御性および特 性改善が可能である。

【0037】書き込み動作が終了すると、低しきい値電圧化されている、選択ストリングのビット線BL側の選択トランジスタDST10のしきい値電圧Vths10を0Vから1Vに戻す高しきい値電圧化が行われる(S5)。具体的には、図6(a)に示すように、ワード線WL0~WL7に0Vが印加されるとともに、選択トランジスタDST10のゲート電極(コントロールゲートに相当)が接続された選択信号供給線DSG10に20V、ソース線SRL側の選択トランジスタSST10のゲート電極が接続された選択信号供給線SSG10に0Vが印加される。このとき、カラム回路CC等によりビット線BLおよびソース線SRLは0Vに保持される。これにより、ビット線BL側の選択トランジスタDST10のしきい値電圧Vths10が0Vから1Vに遷移する。

【0038】このとき、非選択ストリングに対しては、図6(b)に示すように、メモリセルトランジスタMT10~WL17のコントロールゲートが接続されたワード線WL0~WL7、選択トランジスタDST10、SST10のゲート電極が接続された選択信号供給線DSG10、SSG10に0Vが印加される。また、カラム回路CC等によりビット線BLおよびソース線SRLに0Vが印加される。

【0039】そして、ビット線BL側の選択トランジスタDST10のしきい値電圧Vths10を0Vから1Vに 10戻すことにより、書き込み動作が終了する(S6)。

【0040】以上のように、本実施形態によれば、NA ND型フラッシュEEPROMにおいて、各ストリング をビット線BLに接続する選択トランジスタDST10 をしきい値可変なトランジスタで構成し、書き込み時に 書き込み対象のストリングの選択トランジスタのしきい 値を低しきい値電圧化(1Vから0Vへ遷移させ)し、 非選択ブロックにおけるストリングの選択トランジスタ DST10のしきい値電圧は高いしきい値のまま(1 V)に保持し、書き込み終了後、低しきい値電圧化した 20 選択されたストリングの選択トランジスタのしきい値を 高いしきい値電圧(1 V)に戻すようにしたので、非選 択ストリングを介するリーク電流の発生を防止でき、ま た、選択ストリングのチャネル電圧は、選択トランジス 夕DST10のしきい値電圧Vths10 が0Vとなってい ることから、 $0\sim3$ Vの範囲で制御可能であり、メモリ セルへの書き込み禁止動作の制御性および特性改善が可 能となるという利点がある。

【0041】なお、上述の説明では、2値のデータを記憶するメモリセルトランジスタを例に説明したが、1個 30のメモリセルトランジスタに少なくとも3値以上のデータを記録する、いわゆる、多値型の不揮発性半導体記憶装置にも本発明が適用できることはいうまでもない。

【0042】たとえば図7に示すように、メモリセルトランジスタMT13にデータを書き込む場合には、選択ワード線WL13に20V、非選択ワード線WL10~WL12、WL14~WL17に中間電圧10Vが印加され、しきい値電圧が1Vが0Vに低電圧化された選択トランジスタDST10のゲート電極が接続された選択信号供給線DSG1に3V、選択信号供給線SSG1に400Vが印加され、データ「00」を書き込む場合にはビット線BLに0Vを印加される。データ「01」を書き込む場合にはビット線BLに1V(従来は0.7V)が印加され、データ「02」を書き込む場合には2V(従来は1.4V)が印加され、データ「11」を書き込む場合にはビット線BLに3Vが印加される。

【0043】このように、選択トランジスタDST10をしきい値可変なトランジスタで構成した多値書き込み方式を採用したフラッシュメモリにおいては、書き込みデータに応じたメモリセルのチャネル電圧を十分な電圧 50

12

間隔をおいて設定することができ、誤書き込みを防止で きる利点がある。

【0044】なお、上述した実施形態では、NAND型ストリングを例に説明したが、本発明が選択トランジスタを介してビット線BLとメモリストリングとのデータの授受を行う他のフラッシュEEPROM、たとえばDINOR型、AND型等のフラッシュEEPROMに適用できることはいうまでもない。

[0045]

【発明の効果】以上説明したように、本発明によれば、非選択ストリングを介するリーク電流の発生を防止でき、また、選択ストリングのチャネル電圧は、選択トランジスタのしきい値電圧が低電圧に制御されていることから、広い範囲で制御可能であり、メモリセルへの書き込み禁止動作の制御性および特性改善が可能となるという利点がある。

【0046】また、多値書き込み方式を採用したフラッシュメモリにおいては、書き込みデータに応じたメモリセルのチャネル電圧を十分な電圧間隔をおいて設定することができ、誤書き込みを防止できる利点がある。

【図面の簡単な説明】

【図1】本発明に係るフラッシュメモリのシステム構成を示すプロック図である。

【図2】本発明に係るNAND型フラッシュメモリのメ モリセルアレイ構造を示す図である。

【図3】本発明に係るNAND型フラッシュメモリの書き込み動作を説明するためのフローチャートである。

【図4】本発明に係るNAND型フラッシュメモリにおける書き込み前の消去動作時の選択ストリングと非選択ストリングのバイアス条件を示す図である。

【図5】本発明に係るNAND型フラッシュメモリにおける書き込み時の選択ストリングと非選択ストリングのバイアス条件を示す図である。

【図6】本発明に係るNAND型フラッシュメモリにおける書き込み動作後に選択トランジスタのしきい値電圧を高しきい値化する場合の選択ストリングと非選択ストリングのバイアス条件を示す図である。

【図7】本発明に係る多値書き込み方式を採用したフラッシュメモリにおける書き込み動作を説明するための図である。

【図8】NAND型フラッシュEEPROMのメモリアレイ構造を示す図である。

【図9】本発明に係るNANDフラッシュメモリにおいて、1個のメモリトランジスタに2ピットからなり4値をとるデータを記録する場合の、しきい値電圧Vthレベルとデータの分布との関係を示す図である。


【図10】従来の多値書き込み方式を採用したフラッシュメモリにおける書き込み動作を説明するための図である。

【符号の説明】


OY

MT10~MT17…メモリセルトランジスタ、DST 10, SST10…選択トランジスタ、WL0~WL7 …ワード線、BL…ビット線、DSG10, SSG10* *…選択信号供給線、RC…ロー回路、CC…カラム回路、WVC…ウェル電圧制御回路。

14



•



À